圆形木模板：芯片制造的这一突破可以为我们带来电池续航时间为一周的手机

今年是微芯片年，虽然普遍的讨论围绕着短缺展开，但芯片制造技术的进步有望彻底改变我们的小工具。
世界上最大的芯片制造商承诺在未来十年内实现显着的性能和效率提升，他们将其归因于相同的方法：晶体管堆叠。
IBM 和三星在旧金山的 IEDM 会议上透露了一种垂直堆叠晶体管的新技术，两家公司声称这种方法将提高性能或提高效率。另外，英特尔在同一次会议上描述了一种以 3D 方向堆叠晶体管以适应给定空间的方法。

文章插图
英特尔经常提到它希望延续摩尔定律所确立的趋势，戈登摩尔在 1965 年的一项观察表明，集成电路中的晶体管数量大约每两年翻一番。几十年来，半导体行业一直在此前提下运作，每隔一年就推动缩小芯片尺寸。然而，这样做的复杂性迫使像英特尔这样的公司推迟转向更先进的微架构。就英特尔而言，这意味着落后于竞争对手并失去包括苹果在内的知名客户。随着缩小芯片的难度越来越大，芯片制造商正在寻找新方法来升级现代计算的核心组件。
今天的芯片平放在硅表面上，电流从金属层水平流向源极。使用三星/IBM 和英特尔描述的技术，晶体管将一个在另一个之上，电流垂直流动。根据英特尔的说法，将 NMOS 和 PMOS 晶体管堆叠在一起而不是并排放置可以使给定区域内的晶体管数量增加 30% 到 50% 。更多的晶体管意味着执行更复杂的指令。
英特尔组件研究部总监兼高级首席工程师 Paul Fischer在接受路透社采访时表示：“通过将设备直接堆叠在一起，我们显然节省了面积。”“我们正在减少互连长度并真正节省能源，使其不仅更具成本效益，而且性能更好。”
另一方面，三星和 IBM 将他们的技术称为 VTFET(垂直传输场效应晶体管)，并声称与 FinFET 设计相比，它能够提供 2 倍的性能或 85% 的能效改进。两家公司表示，堆叠使他们能够克服性能限制或以更少的能源浪费完成流程。
关键在于：据Engadget 报道，IBM 和三星声称，这可能有一天会导致智能充电后可以使用一周。像加密采矿这样的特定能源消耗任务可以显着提高效率，这一成就将减少大量碳足迹。
我们仍处于这项技术的早期阶段，需要解决几个潜在的障碍——热管理就是其中之一——要使其成为可行的解决方案。第一批具有垂直堆叠晶体管的芯片何时到货尚无时间表，但不要指望它会很快到来。2011 年，英特尔从平面 MOSFET 平面设计转向 FinFET，这是一种可实现更高能效的 3D 结构。
今年早些时候，英特尔表示将在 2024 年采用其英特尔 20A 芯片转向一种名为 RibbonFET 的新晶体管设计。这种即将推出的结构使用被栅极包围的带状通道，以在更小的占地面积内实现更快的性能。垂直堆叠将是下一步的潜在举措——可以开启高性能或低能耗计算的新时代。

以上关于本文的内容，仅作参考！温馨提示：如遇健康、疾病相关的问题，请您及时就医或请专业人士给予相关指导!

「四川龙网」www.sichuanlong.com小编还为您精选了以下内容，希望对您有所帮助：